Будет ли длинная цепочка инверторов вызывать джиттер?

Недавно я разработал высокоскоростной драйвер с тактовой частотой, работающей на максимальной частоте 10 ГГц. Но по мере того, как тактовый период становится короче, я обнаружил, что ситуация с джиттером слишком серьезна, чтобы ее игнорировать.

Чтобы помочь высокочастотным часам работать, я настраиваю разветвление буфера на 2: 3, что означает добавление большого количества буферов (инверторы CMOS) для формирования цепи часов тактовой частоты (более 20 ступеней) (это, безусловно, кажется ненормальным). для меня в начале, но я просто думаю, что нет лучшего выбора), может ли это быть причиной дрожания? введите описание изображения здесьНа следующем рисунке показаны часы на частоте 7 ГГц.введите описание изображения здесь

Покажи свою схему. Без него "разветвление буфера" и "20 стадий" бессмысленны.
Уменьшение джиттера — это операция фильтрации или кондиционирования. Вам понадобится что-то вроде PLL.

Ответы (1)

Идентичные инверторы/буферы, каждый с независимыми внутренними источниками шума KT, будут увеличивать временной джиттер на sqrt (количество инверторов). [Результирующее отображение джиттера будет гауссовым, с определенным доминирующим центром кривой нормального распределения и очень слабыми симметричными хвостами; отображение объема вопроса OP этого не показывает. Следовательно, причиной Tj является не случайный шум.]

Используя TimeJitter = Vnoise/SlewRate, вам нужно увеличить скорость нарастания и/или уменьшить Vnoise.

Мусор VDD, идентичный всем инверторам, может быть проблемой, потому что этот детерминированный джиттер просто добавляет ........ потому что мусор является общим для всех схем.

Давайте немного посчитаем: предположим, что ваша пропускная способность составляет 100 гигагерц для ваших инверторов. Предположим, что ваш Rnoise составляет 60 Ом (таким образом, плотность шума составляет 1,0 нановольт/rtHz. Предположим, что ваши инверторы представляют собой один набор инверторов CMOS с SlewRate 0,5 вольт/25 пикосекунд. Каков джиттер на каскад?

Общий шум (без учета любых факторов pi/2) составляет 1,0 нВ (среднеквадратичное значение) * sqrt (100 гигагерц) = 1e-9 * 3,16e5 = 3,16e-4 = 0,314 милливольта (среднеквадратичное значение).

Скорость нарастания составляет 0,5 В/25 пс или 1 В/50 пс или 20 миллиардов вольт/сек или 2e+10 вольт/сек.

Используя закон Ома для джиттера --- Tj = Vn/SR --- мы имеем

Т Дж "=" 0,314 м я л л я В о л т с / 2 е + 10 в о л т / с е с о н д "=" 0,15 * 10 [ − 3 − ( + 10 ) ] "=" 0,15 * 0,1 п С "=" 15 ф е м т о С е с

Кстати, стандартное масштабирование (мощность возбуждения) для инверторов CMOS составляет около 3, поэтому 1:3:10:30:100 должно быть возможным. Если ваш Vt << VDD, это соотношение может быть 1:5:25:125, что покажет моделирование.

{EDIT} Грей и Мейер обсуждают моделирование шума. У биполярников часто доминирует rbb'. Для КМОП 1/г дает очень близкое приближение к механизму шума. Как предположил Neil_K, источник питания представляет собой риск. MIC5205 имеет плотность шума 200 нановольт/ртГц. ADP151 составляет 20 нановольт/ртГц. ADP7159 имеет 1,7 нановольт/rtHz.

{РЕДАКТИРОВАТЬ #2} Рассмотрим плотность шума 200 нановольт/ртГц MIC5205. Если полоса пропускания этого LDO составляет примерно 1 мегагерц, выходной шум будет 200 нВ * sqrt (1 000 000 Гц) или 200e-9 * sqr (1e6) == 200e-9 * 1+3 = 200 микровольт среднеквадратичное значение.

Согласно техническому описанию, этот регулятор TPS73201 также имеет внутренний шум переключения. Вам нужно будет предсказать дрожание, вызванное этим. Обратите внимание, что на дисплее осциллографа нет гауссовых хвостов.

Используйте формулу ---- Tjitter = Vnoise/SlewRate ---- для прогнозирования джиттера.

{edit#3} Изменено с 0,314 вольта на 0,314 милливольта; результат 15femtoSec ​​Tj

Обратите внимание, что PSRR логики токового режима CML высок, от постоянного тока до гигагерца, если он используется как дифференциальный вход и дифференциальный выход. PSRR CommonSource+Rload равен нулю. PSRR инверторов CMOS составляет 6 дБ.

Выбранный LDO TPS73201 производит мусор 250 мкВ на частоте 4 МГц.введите описание изображения здесь

Достаточно честно, еще два вопроса: (1) Как я могу рассчитать фактический Rnoise? Я помню, что Rnoise - это некоторый тепловой шум с выражением вроде 4kTR, но откуда берется это сопротивление в этом сценарии, которое, по-видимому, не включено в моделирование? (2) В процессе моделирования я обнаружил, что по мере увеличения частоты увеличение масштаба имеет тенденцию к уменьшению (Vt = 0,4 В, VDD = 1,2 В), что позволяет выполнять подтягивание вверх/вниз за более короткий период времени, или увеличение масштаба должно не изменить?
Я не собираюсь добавлять свой ответ, ваш довольно подробный, но я упомяну еще один шумовой механизм, который укусил меня, когда я сажусь при разработке малошумящего синтезатора. Буфер, задержка распространения которого является функцией напряжения на шине (т. е. все они), превратит зашумленное напряжение питания в джиттер. Не все LDO одинаковы, например, MIC5205 более чем на 20 дБ хуже по шинному шуму, чем ADP151, а ADP7159 на голову лучше, чем 151. Пассивный RC между LDO и буфером также может помочь. Аналоговые транзисторы часто лучше, чем логические буферы для дополнительного джиттера.
@Neil_K Спасибо. Эти 3 LDO продемонстрировали ожидаемый эффект в том смысле, что уровень шума равен 1/Iземля сервоусилителя. Примерно. Да и PSRR был плохой, для самого низкого Iground.
@analogsystemsrf@Neil_K Спасибо вам обоим. Я использовал TPS73201 от TI в качестве источника питания, который утверждает, что имеет низкий уровень шума 30 мкВ (среднеквадратичное значение) (10–100 кГц). Как я могу определить, подходит ли он для моего проекта?
Пообщавшись с местным инженером, мы пришли к выводу, что проблема именно в TPS73201.
Есть статус по джиттеру?
Будет ли длинная цепочка инверторов вызывать джиттер?
СпросиСетьПолитика конфиденциальности1y, 0v