Могу ли я комбинировать PLL и DDS?

Мне нужна управляемая частота для использования в радиопередатчике с диапазоном 3–50 МГц (т. е. 80–6 м). Частота должна выбираться с помощью микроконтроллера. Поскольку чипы, подобные Si5351, имеют тенденцию давать птички, я хочу использовать DDS. Однако это означало бы кварцевый генератор > 100 МГц, поскольку, насколько я знаю, все микросхемы DDS требуют как минимум вдвое более быстрого входного сигнала. Не так-то просто получить кварцевый генератор с частотой >100 МГц, и я хочу максимально использовать общие детали.

Возможно ли использовать кварцевый генератор с более низкой частотой и PLL для его увеличения? В частности, я имею в виду PLL ADF4002 с DDS AD9913 . Или есть другие варианты, которые я упускаю?

Также следует учитывать, что при умножении любые начальные смещения частоты или дрейф будут увеличиваться на такое же кратное значение. При делении вниз начальные смещения и дрейф будут разделены вниз.
Если вы можете найти генератор на 50 МГц, есть очень простые способы удвоить его выход — например, вентиль XOR и RC-задержка на один вход — уберите это с настроенной схемой на 100 МГц, и вы получите стабильную тактовую частоту 100 МГц.
ИМО трансивер сделан с кучей частотных смесителей, PLL, фильтров. Я не знаю нового подхода использования DDS в радио, но, возможно, вы недооценили всю аналоговую часть, и теперь единственная проблема - это DDS. Блок-схема поможет понять все каскады/микшеры вашего трансивера.
@MarkoBuršič, насколько я могу судить, это не так уж ново. Меня вдохновляет ATS3b 2007 года Стива Вебера, KD1JV. Инструкция здесь , соответствующие схемы на стр. 28–29. Этот использует генератор 60 МГц и DDS, но не PLL, что означает, что максимальная частота составляет 30 МГц, поэтому он поддерживает диапазон 10 м, но не 6 м. Причина, по которой я хочу использовать DDS, а не традиционный VCO, заключается в том, что я хочу иметь возможность устанавливать частоту с помощью микроконтроллера.
@BrianDrummond интересная идея, я поэкспериментирую с этим. Возможно, вы могли бы рассмотреть возможность добавления его в качестве ответа.
Вы можете использовать другой DDS, такой как AD9958, который имеет внутреннюю PLL для системных часов, тогда вы можете перейти на 30 МГц с большим запасом.

Ответы (5)

Если вы можете найти генератор на 50 МГц, есть очень простые способы удвоить его выход — например, вентиль XOR и RC-задержка на один вход — уберите это с настроенной схемой на 100 МГц, и вы получите стабильную тактовую частоту 100 МГц.

схематический

смоделируйте эту схему - схема, созданная с помощью CircuitLab

Отношение меток на выходе зависит от уровней логического переключения и RC: здесь я установил «период полураспада» отфильтрованного фронта RC на 5 нс (50% цикла 100 МГц) — t(1/2) = 0,693. *RC), поэтому RC = 7 нс. Возможно, вам придется отрегулировать, чтобы учесть импеданс источника, паразитную емкость, длину дорожки платы и т. д.

Я предлагаю фильтр LC, чтобы очистить его, а затем, при необходимости, буфер, чтобы выровнять его. Это должно уменьшить джиттер, если входное соотношение между метками и пространством не равно 50%, а также улучшит соотношение между метками из-за ошибок RC.

Он был хорошо известен задолго до классического официального документа Xilinx Питера Альфке «Шесть простых кусочков» , который включает вариант (№ 4) с использованием триггера и инвертора для обеспечения задержки — чище, чем RC или линия задержки внутри FPGA.

Рассматривали ли вы просто использование схем умножения частоты? PLL, конечно, еще один вариант, но для этого требуется больше компонентов, и вы должны быть уверены, что ваша петля стабильна и т. д. И если у вас плохая петля / VCO, вполне может быть, что у вас все еще есть надуманные тона или больше фазового шума, чем просто метод целочисленного умножения.

Спасибо за быстрый ответ. Возможно, я неправильно использую термин «PLL». ADF4002 указан как «Integer-N PLL» - разве это не то, что вы подразумеваете под «методом целочисленного умножения»? Если нет, то как мне найти фишку, используя метод целочисленного умножения?
PLL - более сложная система. Существуют устройства, которые могут просто удвоить/утроить и т. д. частоту входного сигнала, обычно используя некоторую форму нелинейного поведения. PLL — это система, которая управляет частотой полностью отдельного генератора (который обычно является выходом), а затем сравнивает эту частоту (или эту частоту, разделенную на определенную величину, с входной опорной частотой. Таким образом, у вас есть петля обратной связи. Они может дать вам гораздо больше контроля над выходными данными и более высокой производительностью, но их гораздо сложнее сделать правильно.
Кроме того, для работы ADF4002, который вы предлагаете, по-прежнему требуется внешний ГУН.
Я вижу, спасибо за объяснение. Вы имеете в виду умножители частоты Analog Devices ? Я просто удивлен их ценой, хотя они, конечно, работают на невероятно высоких частотах.
Возможно, он имел в виду хорошо известный тройник, который помещает остроконечный сигнал (много третьих гармоник) в LC-фильтр (настроенный на третью гармонику). Поскольку ваш спектр широко перекрывается с классическим радиолюбительским спектром, вы найдете здесь целую книгу интересных идей ... amateurradiosales.co.uk/product-page/…
Множители аналоговых устройств, которые вы перечисляете @Keelan, выходят за рамки вашей компетенции (я думаю, ни один из них даже не снижает частоту, которую вы хотите). Обычно используемые трюки для утроения действительно используют третью гармонику формы волны. Для удвоения можно использовать простой диод (выпрямление) и получить от него вторую гармонику.

Возможно ли использовать кварцевый генератор с более низкой частотой и PLL для его увеличения?

Я собрал схему ФАПЧ из ADF4111 (очень похожую на ADF4002), которая генерировала 400 МГц с помощью генератора Колпитца с общим коллектором и варикапом для настройки VCO, и она отлично работала. Я использовал небольшой PIC для загрузки значений регистров, и это, ну... это сработало с первого раза. Моя эталонная частота была 10 МГц.

Схема была частью FM-модулятора для системы передачи данных (10 Мбит/с), данные ослаблялись, а переменный ток подавался на штифт настройки варикапа.

Или есть другие варианты, которые я упускаю?

Может быть, есть какие-то микросхемы DDS, в которых уже есть встроенный PLL?

Ваши варианты также зависят от паразитного отклика, следовательно, от неслучайного минимального уровня шума, который вы испытаете. DDS имеют ложные выходы, а также фазовый шум, вызванный тем, что все схемы касаются точек пересечения нуля внутренних операций синхронизации/деления DDS.

Вы можете собрать Philmore Pll exp-1 или Pll-2, прямой ввод с клавиатуры и охват всех частот от 100 кГц до 180 МГц, а версия -2 идет от УКВ до микроволн. Вы все еще покупаете эти комплекты на ebay. Я считаю, что Philmore вышел из бизнеса, но большая ошибка на миллион долларов заключалась в том, что не было смещения 10 7 NHS, поэтому Pll можно использовать только в качестве передатчика, а изображение защищено от записи. Исходника не найти, какая трата таланта, программиста уже нет с нами.

Могу ли я комбинировать PLL и DDS?
СпросиСетьПолитика конфиденциальности1y, 0v