Почему ИС не включают шунтирующие конденсаторы? [дубликат]

В прошлый раз, когда я получил предложение по добавлению конденсаторов или резисторов к микросхеме, оно стоило около 0,01 доллара за каждую добавленную часть плюс стоимость самой детали. Такие детали, как, скажем, Intel/Altera/Xilinx FPGA или процессор, обычно имеют встроенные развязывающие конденсаторы, а затем также требуют наличия некоторых из них на печатной плате. Это сложный вопрос, который зависит от части и приложения.

Если вы делаете микроконтроллер за 1,00 доллара и добавили конденсаторы на 0,10 доллара, это поставит вас в невыгодное положение за столом переговоров (несмотря на то, что вашему конкуренту нужны детали на плате на 0,10 доллара!). Кроме того, в настоящее время существует постоянный толчок для все более и более мелких пакетов. Добавление больших деталей 0201 01005 не помогает. Кроме того, добавление деталей подходит для корпусов с платой-основой. Во многих дешевых мелких деталях используются выводные рамки без возможности припаять к ним детали. Некоторые детали теперь поставляются в упаковке CSP, которая, по сути, представляет собой просто кристалл. Нет места для внешних развязывающих колпачков (об этом позже).

Другое дело, что вашей части это может и не понадобиться, но иногда понадобится. Соединение между кристаллом и платой может быть различным: соединительный провод к подложке, перевернутый чип к подложке, выводная рамка и т. д. Этот путь имеет импеданс (и индуктивность), который сопротивляется желанию вашего кристалла пропускать через него ток. Когда вы являетесь чипом с большим энергопотреблением, требующим высокочастотного тока, таким как ПЛИС или ЦП, вы, возможно, не сможете потреблять такой ток, который вам нужен, без значительного падения напряжения. Размещение конденсаторов на вашей подложке и обход этого импеданса больше обеспечивает надежную работу на ваших рабочих частотах, чем удобство для проектировщика печатных плат.

Наконец, микросхемы действительно включают шунтирующую емкость прямо на кристалле. Многое не сработало бы, если бы мы этого не сделали. Теперь эти структуры, конечно, маленькие, а не 1 мкФ, которые вы можете получить с дискретной частью. Однако все они работают вместе, чтобы обеспечить стабильное напряжение там, где это важно, в реальной схеме на кристалле. Ваша емкость на кристалле — это первая линия защиты, за которой следует ваша упаковка, а затем ваша печатная плата. Но вы можете видеть, что к тому времени, когда вы доберетесь до платы, вы уже прошли довольно много импеданса, поэтому ваш 1 мкФ 0402 может быть недостаточно эффективным для этой высокоскоростной логики. Тогда вам может понадобиться какая-то емкость кристалла, но, возможно, вы не можете получить достаточно, не взорвав площадь (и, следовательно, стоимость), поэтому вы начинаете думать о том, чтобы поставить некоторые на крышки упаковки.

Короче говоря, это компромисс, как и все остальное, что мы делаем.

Байпасные емкости порядка 0,1 мкФ слишком велики для кремниевых процессов, используемых для создания ИС. Структуры металл-оксид-полупроводник (МОП) используются для создания конденсаторов внутри ИС. Эти структуры создают емкость с плотностью порядка 100 пФ/мм ² .

дальнейшее чтение:
Глава о МОП-конденсаторах .
Аналогичный вопрос на Research Gate , если у вас есть там учетная запись.

Это можно сделать в дорогих компонентах, таких как процессоры для настольных ПК (и там, где есть реальные преимущества в производительности) и тактовых модулях Stratum 3, но стоимость включения конденсаторов MLCC в корпуса ИС - это то, за что мало кто из производителей будет платить. Небольшой рынок для неSMD-деталей, которые не обладают большой мощностью и не имеют безумного количества контактов.

Конденсаторы соответствующего номинала практически не могут быть изготовлены в составе самой микросхемы, так что это должны быть дополнительные биты. См. ответ Ника, почему это обычно нецелесообразно.

Еще в эпоху палеолита DIP-деталей с гнездами предлагались гнезда с колпачками MLCC между обычными угловыми контактами питания, но я не думаю, что они пользовались большим успехом на рынке.

Я делал микросхемы, в которых перекрестные помехи внутри микросхемы между сильно различающимися частотами (2,6 МГц, 13 МГц, 65 МГц для предделителя до 2400 МГц во внешних ГУН) должны были составлять -100 дБн.

Я добился этого на первом проходе, поместив конденсаторы металл-изолятор-металл емкостью 10 пФ в конце каждой строки логики синтезатора частоты FracN. И поместил резистор на 100 Ом между логикой и выводом VDD. И механически спроектированные конденсаторы для высокого самозатухания.

Ответная частота 2,6 МГц составляла -105 дБн, самая низкая частота, которую «покупатель» когда-либо видел.

Кроме того, на прескалере 23/24, контролируя использование выводов корпуса, я выделил 3 набора VDD/GND для этого прескалера и добился нагрузки внешнего ГУН на уровне -120 дБн. В то время как «Можем ли мы повторно использовать этот предварительный скаляр 16/17? Мы ему доверяем». имея только 1 набор контактов VDD / GND, он был ужасно плох в нагрузке (-90 дБн, из смутной памяти).

По сути, при размещении систем на кристалле, если вы хотите контролировать низкий уровень паразитных помех, вам нужно планировать, думать и беспокоиться.

Мне сказали, после успешного первого прохода по всем измеримым спецификациям, что, очевидно, чип был очень простым. Потому что это был успех с первого раза. Я просто посмотрел на высокопоставленного менеджера (не из моей командной структуры) и сказал: «Вы никогда не узнаете, сколько часов я потратил на размышления, моделирование и описание способов достижения изоляции».

================================

Частично успех в снижении перекрестных помех был достигнут за счет использования дифференциальных интерфейсов токового режима в логическом ядре FracN и использования дифференциального токового режима от логического ядра к зарядным насосам PLL UP/DOWN. У которого ничего нет? делать с onchip шунтирующими конденсаторами, верно? Неа. Дифференциальные интерфейсы токового режима работали при постоянном токе, поэтому провалы VDD не возникали, а другие схемы (а также подложка) были избавлены от сбоев.

Что это значит? Как разработчик чипа, вы можете ПЛАНИРОВАТЬ различные междоменные и межчастотные интерфейсы для минимальной уязвимости (дифференциал!) и минимального образования мусора (дифференциал, опять же). В некоторых случаях вы можете избежать встроенного хранения заряда, потому что ваши потребности в заряде становятся более постоянными.

Какие характеристики системы улучшаются при таком планировании? Участки SHMOO улучшаются. И детерминированный джиттер улучшается; ноты биений уменьшаются, а импульсы фазовой синхронизации становятся очень маленькими при синхронизации, без бешеного бега вокруг нулевой точки, потому что вариация инжекции заряда определяется тепловым шумом в делителях, PFD и зарядовых насосах, а не детерминированными зарядка борьба .

===================================

В чем преимущество очень малых (очень узкой длительности) синхронизирующих импульсов в PLL? Тепловой шум и шум 1/F, а также любой шум источника питания от источников тока или других цепей управления зарядом ослабляются, поскольку время включения намного меньше. Таким образом, вся диаграмма фазового шума в зависимости от частоты сдвига теперь имеет возможность дальнейшего уменьшения, потому что введение широкополосного шума уменьшено, потому что импульсы UP и Down очень узкие; в полный рост, но очень узкий.