Здравствуйте, в настоящее время я учусь на курсе проектирования цифровых схем, и у меня был вопрос о схемотехнике здесь. Образец, который нам дали, был, к сожалению, неполным, и мне не сказали, почему этот человек ошибся. Я знаю, что размер ширины (при условии, что длина постоянна) транзисторов PMOS в конструкции CMOS примерно в 2,5 раза больше ширины NMOS, чтобы обеспечить аналогичный ток и, что более важно, время распространения, но я немного смущен тем, как эти правила применяются к серия PMOS/NMOS и параллельная PMOS/NMOS.
Прав ли я, предполагая, что ширина Mpa должна быть такой, чтобы через эту ветвь протекал тот же ток, что и в параллельной ветви с Mpc, и, следовательно, должна была бы иметь двойную ширину Mpc, 20 микрон? И что ширина Mpc составляет 10 микрон, потому что два PMOS-транзистора шириной 5 микрон Mpd и Mpe ниже в сумме составляют транзистор шириной 10 микрон по величине тока, проходящего через них?
Спасибо за любую помощь.
Я думаю, предполагается, что все PFET должны быть настроены так, чтобы общая производительность была аналогична NFET, а не только Mpa и Mpc. Параллельно скорость будет только улучшаться, так что придется смотреть комбинации серий. Если 2um является ссылкой N-типа, а P-эквивалент равен 5um, мы будем считать, что Ns равны 2um.
Сопротивление Mpc, Mpd и Mpe должно быть вдвое меньше эталонного сопротивления 5 мкм, так как Mpc включен последовательно с любым из других. Поэтому они имеют размер 10 мкм.
Mpa и Mpb в последовательном соединении должны соответствовать Mpc, поэтому они имеют половину сопротивления или удвоенную ширину затвора, как Mpc...20um.
Кроме того, я бы спросил профессора, почему я использую книгу, в которой используются единицы измерения um вместо нм. Технологии идут вперед.
Ширина обычно принимается в 2,5 раза больше NMOS для транзистора PMOS, чтобы компенсировать скорость электронов. В этом случае, если длина также увеличивается в 2,5 раза, то вы должны учитывать еще один коэффициент умножения 2,5 для схемы.
Омибуддий