Я программирую FPGA с помощью System Generator. Я сделал этот дизайн:
Я не знаю, каковы соответствующие выводы моей FPGA для блоков моей конструкции, называемых «Gateway In» и «Gateway Out» . Я хотел бы проверить Я бы проверил конструкцию, сделанную в моей ПЛИС, через генератор волн и осциллограф. Кто-нибудь знает, как назначить пины вашего дизайна, если вы сделали его с помощью System Generator? Большое спасибо.
Если дважды щелкнуть блок Gateway и перейти на вкладку «Реализация», появится поле, в котором можно установить флажок «Указать ограничения местоположения IOB».
Затем вы можете ввести что-то вроде этого в поле «Расположение контактных площадок IOB» ниже:
{'P22', 'P12'}
(если у вас есть 2 бита, повторите при необходимости, если у вас есть больше!). Это для освинцованного корпуса с простыми цифрами на каждом выводе. Если вы используете устройство BGA, контакты будут называться буквенно-цифровыми. Это довольно хорошо объяснено в HELP для блоков Gateway.
Вы можете убедиться, что это сработало, посмотрев файл .pad в том же каталоге, где был создан ваш файл .bit — вы сможете найти названные IOB и посмотреть, на какой вывод они были сопоставлены. (Есть две версии файла pad, одна из которых представляет собой CSV-файл, а другая представляет собой текстовую таблицу, которая отлично выглядит в моноширинном шрифте)
У вас есть .ucf (= файл пользовательских ограничений) как часть вашего проекта? Назначение контактов определяется там. Что-то вроде
NET "some_net" LOC="F3";
означает, что сеть "some_net" подключена к контакту "F3". Вы можете изменить эти записи, чтобы цепи соединялись с другими выводами, хотя вы должны быть осторожны . Если вы нацеливаетесь на конкретную плату, каждый контакт будет к чему-то подключен, и вы не хотите вызывать конкуренцию (например, назначив 0/земля/низкий контакт на контакт, подключенный к 5 В). Также существуют банковские правила, которых необходимо придерживаться и т.д.