FPGA — синхронные входы с более высокой частотой, чем часы платы

Я пытаюсь изучить Verilog и FPGA и только что купил свою первую FPGA. Это решетка iCEstick.

Он поставляется с тактовой частотой 12 МГц, но мне интересно, смогу ли я сэмплировать синхронные входы с более быстрой тактовой частотой. Я мало что знаю о ПЛИС, но я думаю, что встроенные часы — это просто инструмент, который вы можете использовать, но некоторые части конструкции могут использовать другие внешние часы или вообще не использовать часы. Например, я думаю о подсчете пикселей в соединении HDMI. Он может использовать более высокую частоту.

Я предполагаю, что изменение температуры и логического элемента, а также время стабилизации могут ограничить частоту часов.

Я прав в этих вещах? Как я могу узнать пределы?

Спасибо

Вы можете узнать ограничения, прочитав техническое описание используемого вами устройства. 12 МГц - это довольно мало, я ожидаю, что в вашей FPGA будет присутствовать PLL, а максимальная тактовая частота может достигать нескольких 100 МГц, если вы хотите, по крайней мере, надежную конструкцию.
Проверьте, доступен ли PLL в качестве программного ядра в пакете проектирования вашего fpga.
PLL FPGA обычно НЕ являются программными ядрами, для этих вещей обычно существует специальное оборудование. Обычно вы создаете своего рода блок «диспетчера тактовой частоты» (название зависит от поставщика), который может взять тактовую частоту вашей платы 12 МГц и умножить ее на что-то более разумное для внутреннего использования (обычно 50–200 МГц или около того).
Пришлось искать что такое soft core. :D Ссылка здесь на случай, если кто-то еще этого не знает. electronics.stackexchange.com/questions/55377/…

Ответы (1)

Беглый взгляд на таблицу данных для вашей детали на странице 3-16 показывает, что максимальная входная тактовая частота составляет 133 МГц. Есть два аналоговых PLL, и максимальная частота, на которой они могут работать, составляет 275 МГц, а глобальный тактовый буфер имеет такую ​​же максимальную частоту 275 МГц. Входы CMOS достигают максимальной частоты 250 МГц, а LVDS — 400 МГц.

Это не означает, что ваш проект будет работать на частоте 275 МГц. В зависимости от сложности вы можете закрыть время намного меньше, чем это, или не закрывать вообще. Но это часть усилий по проектированию, которые вам решать.

Теперь, скажем, 720p 30 Гц, я думаю, что это около 37,125 МГц. Таким образом, данные будут поступать по LVDS на частоте около 297 МГц по LVDS по трем полосам (обратная сторона конверта здесь может немного отклоняться). Ваши часы HDMI будут вдвое меньше при 148,5 МГц. Таким образом, вы можете считать пиксели с его помощью. Когда вы пытаетесь достичь более высокого разрешения или частоты кадров, тактовая частота будет расти.

Входные часы. Я не знал об этом. Спасибо.
FPGA — синхронные входы с более высокой частотой, чем часы платы
СпросиСетьПолитика конфиденциальности1y, 0v