Компаратор фаз и VCO в PLL

У меня есть основной вопрос о простейшей схеме PLL:

введите описание изображения здесь

Целью этой схемы является генерация сигнала, который является точной копией входного сигнала (который исходит, например, от кварцевого генератора). Опорный входной сигнал и выходной сигнал будут иметь одинаковую частоту и одинаковую мгновенную фазу в установившемся режиме.

Но у меня есть вопрос. В установившемся режиме Vo и Vi синхронизированы (т. е. имеют одинаковую мгновенную фазу): поэтому на выходе фазового компаратора будет постоянное напряжение (соответствующее нулевой фазовой ошибке на его входе), и поэтому ГУН будет генерировать стабильное фиксированная частота, равная частоте Vi.

Теперь предположим, что Vi имеет частоту f1. Тогда Vo будет на частоте f1 с нулевой фазовой ошибкой с Vi.

Предположим, теперь Vi имеет частоту f2. Vo будет на частоте f2 с нулевой фазовой ошибкой с Vi.

Но поскольку в обоих случаях фазовая ошибка равна 0, выходное постоянное напряжение фазового компаратора одинаково в обоих случаях. Как одно и то же значение напряжения может заставить ГУН колебаться на разных частотах в этих двух ситуациях (f1, f2)?

Выход PLL может быть лучшим источником, чем оригинал. Если в исходном сигнале есть джиттер, характеристика фильтра нижних частот в контуре обратной связи может уменьшить джиттер. Это означает, что будет высокочастотный сигнал ошибки.

Ответы (2)

Выход фазового компаратора такой же: выход «контурного фильтра» - нет.

Чтобы добиться нулевой фазовой ошибки, вам нужен бесконечный коэффициент усиления на нулевой частоте; т.е. компонент контурного фильтра является интегратором.

В этом случае проще представить петлевой фильтр как ПИ-регулятор, где P (пропорциональный) член обеспечивает быстрое отслеживание фазовых изменений, а I (интегральный) член устраняет фазовую ошибку.

Один только член P оставит некоторую остаточную фазовую ошибку, которая, умноженная на «усиление P», обеспечит напряжение постоянного тока, необходимое для управления ГУН.

РЕДАКТИРОВАТЬ, чтобы сохранить цитату ОП из комментариев...

В установившемся режиме фазовая ошибка равна 0, но это значение входит в интегратор. Интегратор насыщается при постоянном токе, но в этом случае его входное значение равно не просто постоянному току, а 0. Следовательно, его выходное значение будет начальным значением (vout = v(t0) + integer(0 × dt) = v(t0) , где t0 — момент достижения блокировки). Таким образом, в случаях f1 и f2 v(t0) отличается из-за их разной истории, поэтому другое значение будет управлять VCO.

Да.

Значит, причина просто в том, что коэффициент усиления контура зависит от частоты? Таким образом, ГУН получает разные управляющие напряжения, когда f = f1 и f = f2?
Вы неправильно расставили причину и следствие в этом комментарии. ГУН генерирует разные частоты f1 и f2 для входных напряжений v1 и v2. Это то, что делает VCO. Таким образом, чтобы соответствовать условиям вашего вопроса, VCO должен питаться от V1 или V2. Таким образом, контурный фильтр должен их генерировать.
Но почему выход контурного фильтра отличается от того же входа (поступающего от фазового компаратора)? У меня есть проблема с пониманием этой концепции
Потому что входные данные не были одинаковыми в процессе достижения нулевой точки ошибки. БЫЛ сигнал ошибки от фазового компаса (переход от F1 к F2 создал один), и поэтому был конечный входной сигнал для ПИ-регулятора (контурный фильтр), уменьшающийся до 0, когда интегратор приводил выход ПИ точно к V2 (и VCO до f2 без смещения)
Я не понимаю этого свойства памяти фильтра. Я всегда видел его как устройство с передаточной функцией, например, равной: K × (1+jw/w1)/(w^2). При таком анализе одни и те же входные данные => одинаковые выходные данные.
Я могу только предложить узнать больше о системах управления на данный момент. Или интеграторы, у которых у всех есть память (или "начальные условия")
Еще одно сомнение. Выход фазового компаратора постоянен во времени, когда достигнут замок. Итак, если петлевой фильтр является интегратором... Его выход будет бесконечным...
Выход интегратора не обязательно бесконечен.
Может быть, я понял. В установившемся режиме фазовая ошибка равна 0, но это значение входит в интегратор. Интегратор насыщается при постоянном токе, но в этом случае его входное значение равно не просто постоянному току, а 0. Следовательно, его выходное значение будет начальным значением (vout = v(t0) + integer(0 × dt) = v(t0) , где t0 — момент достижения блокировки). Таким образом, в случаях f1 и f2 v(t0) отличается из-за их разной истории, поэтому другое значение будет управлять VCO. Правильный?
Если этот анализ верен, у меня есть только одно сомнение. В самой простой версии ПЛЛ имеется контурный фильтр с постоянной передаточной функцией, поэтому он не является интегратором. Как он может работать, раз у него нет памяти?
Без памяти ваш ПИ-регулятор является П-контроллером. Контур заблокируется с постоянной (не равной 0) фазовой ошибкой, так что (Ошибка * P Gain) дает правильное управляющее напряжение. Это «работает», потому что его определение «работы» допускает конечную фазовую ошибку.

Если вы знакомы с вопросом «Операционный усилитель имеет нулевое напряжение между входными контактами, так как же он может выдавать выходной сигнал?», то у вас есть ответ.

PLL — это система с обратной связью, с бесконечным усилением по постоянному току, большим усилением значительно ниже полосы пропускания контура, коэффициентом усиления около единицы в пределах полосы пропускания контура (на самом деле единичное усиление определяет полосу пропускания контура, а фильтр контура — нет!) выше полосы пропускания контура.

На частотах выше постоянного тока коэффициент усиления конечен, поэтому всегда будет некоторая фазовая ошибка, какой бы малой она ни была. При хорошо заданной и спроектированной петле эта фазовая ошибка будет соответствовать вашим спецификациям.

Так что на практике всегда будет конечная фазовая ошибка (очень маленькая), которая различна в обеих ситуациях? Например, 0,01 град для f1 и 0,02 град для f2, а значит, для ГУН будет другое управляющее напряжение?
Если в петлевом фильтре есть интегратор, то выход PSD может быть равен среднему нулю с произвольным выходом интегратора.
Компаратор фаз и VCO в PLL
СпросиСетьПолитика конфиденциальности1y, 0v