Я разрабатываю систему, включающую FPGA, несколько АЦП и несколько ЦАП. Мне любопытно, какие у меня могут быть наилучшие варианты заземления в моей системе.
FPGA находится на собственной дочерней плате, но цифровые сигналы, исходящие от нее, могут иметь частоту до 25 МГц. АЦП будут тактироваться этим сигналом 25 МГц. Сигналы, поступающие на ЦАП, не будут быстрее 5 МГц. Сами ЦАПы подключены к цепочке операционных усилителей, которые используются для генерации высоковольтного (от 65 В до -65 В) сигнала постоянного тока. Этот сигнал постоянного тока не будет изменяться быстрее, чем 500 кГц.
Из проведенного мной исследования следует, что не существует единого хорошего способа соединить аналоговую и цифровую земли в чувствительной цепи. При этом я надеюсь, что кто-то с большим опытом, чем я, сможет взвесить, какая техника заземления может быть наиболее эффективной для моего приложения. Первоначально в своей схеме я разделил аналоговое и цифровое заземление и планировал использовать «огороженную» конструкцию, в которой длинный слот будет разделять аналоговое и цифровое заземление, и они будут соединены только в нескольких местах. Некоторые аналоговые компоненты имеют общие шины питания друг с другом, но ни один из них не использует общий источник питания с цифровыми компонентами.
Основываясь на типах сигналов и частотах, на которых я работаю, считаю ли я то, что я считаю излишним? Недостаточно? Любые советы приветствуются.
Лучший способ — свести к минимуму R и L токонесущих путей для каждого и убедиться, что схема пути не имеет общей земли или Vcc. Это включает в себя широкий спектр и постоянный ток. Это требует понимания LdI/dt импульсного шума и паразитной связи на входах с высоким значением Z из-за несоответствия Z (сиг и земля), излучаемых токовых петель и связи pF шума с сигналами поля E.
Если соединения имеют более низкий импеданс, чем общая нагрузка источника, возможно регулирование кондуктивного шума. Затем необходима развязка LC с низким значением Q , с симметричными входами Agnd и малыми шумовыми токами контура с использованием Cap per IC и т. д.
Интересно, все еще используются чрезвычайно тонкие слои между силовыми заземляющими плоскостями и Z (f) силовых плоскостей. Существует бизнес, занимающийся этой специальностью, который начался около 30 лет назад.
Дополнительные ссылки:
Рассматривая перекрестные помехи s21 или регулирование нагрузки s22, мы ожидаем иметь низкое значение Z(f) источника и Z(f) нагрузки <1% при постоянном токе, но отношение переменного тока может быть совершенно другим из-за сложной распределенной сети сигналов RLC. Таким образом, анализатор радиочастотных цепей является чрезвычайно ценным инструментом обучения или отладки.
Простой способ понять эти кривые для параметров рассеяния (s) заключается в том, что закон Ома для делителя напряжения совпадает с регулируемым нагрузкой отношением нагрузки к источнику Z(f) в дБ. Даже динамические перекрестные помехи и проникновение шума можно рассматривать как передаточную функцию.
Каждое приложение может быть разным и требовать некоторых решений для уменьшения излучений или восприимчивости, или и того, и другого.
Я не вижу здесь конкретного ответа - я думаю, Тони намекает, что ваш подход зависит от вашего более крупного дизайна.
При этом похоже, что у вас смешанный сигнал с большим количеством цифровой энергии (сигналы +/- 65 В постоянного тока).
Лично (YMMV):
Разделите две заземляющие пластины, соедините их либо встречными диодами Шоттки, либо соответствующей ферритовой бусиной. Я бы предусмотрел и то, и другое и включил бы в макет функции для настройки топологии заземления (0 Ом, развязывающие колпачки и т. д.).
Этот технический документ поддерживает мою рекомендацию и является достаточно кратким и избавляет (большую часть) от теории и фокусируется на более практических приложениях:
Билли Калфус
Тони Стюарт EE75
Тони Стюарт EE75
Билли Калфус
пользователь16222