расчет максимальной тактовой частоты FSM

Предположим, у нас есть Таблица истинности для нашего конечного автомата.

Как определить максимальную тактовую частоту для системы, если предположить, что проводная задержка равна 0,3 нс, время установки триггера равно 0,2 нс, а задержки затворов равны 0,4 нс для 2-входовых затворов и 0,5 нс для затворов с более чем 2 входа.

Во-первых, я должен найти логическую функцию для каждого выхода, выходов в реальный мир и выходов для следующих состояний для контроллера, я думаю. И что?

Заранее спасибо, кстати, это мой первый вопрос по электронике :)

Ответы (2)

Сроки полностью зависят от реализации. Вам нужно будет полностью указать все уравнения состояния, уравнения перехода и выходные уравнения. Затем вы проходите процесс минимизации, чтобы свести уравнения к минимальному набору. После этого вы можете сопоставить ваши стандартные выборы ворот и триггеров с наборами логических уравнений. Как только вы вычислите наихудшее условие синхронизации, это приведет непосредственно к максимальной тактовой частоте. Похоже, вы знаете, с чего начать. Есть некоторая работа, которую нужно сделать, прежде чем вы сможете начать разбрасывать цифры времени.

для задней части конверта расчет/проверка реальности.

Предположение, FF-> один слой логики -> FF и полностью синхронный. - задержка + проводная задержка + SU = 0,5 + 0,3 +0,2 = 1 нс. -> Часы на частоте 1 ГГц.

движение к внешнему миру будет медленнее (транзисторы больше, нагрузка больше) движение к другим воротам будет зависеть от вентилятора и возможностей привода ваших ворот.

Даже в простой проверке реальности вам необходимо учитывать по крайней мере две задержки проводов, потому что есть проводка от FF-> Logic, а затем еще одна задержка проводки от Logic-> FF.