что происходит, когда транзисторы меняются местами в CMOS?

Базовый инвертор CMOS будет иметь верхний P-транзистор и нижний N-транзистор. что произойдет, если мы поменяем p и n транзисторы местами?

Они становятся транзисторами CMON (дополнительный металлооксидный непроводник).

Ответы (3)

Ничего не случится. Ни один транзистор не сможет включиться.

N-канальный транзистор расширенного режима требует, чтобы его затвор находился под более высоким напряжением, чем исток (или сток), что невозможно, если он подключен к Vcc.

Точно так же транзистор с P-каналом требует отрицательного напряжения на своем затворе, чего не может быть, если он подключен к земле.

Если вы хотите поблагодарить меня, проголосуйте за ответ и примите его. (Хотя, если честно, мы обычно рекомендуем подождать не менее 24 часов, чтобы принять его, на случай, если появится лучший ответ.)
Нет, они все еще должны быть в состоянии включиться. Но проблема очень видна в двух других ответах. Буфер не сможет иметь выходной уровень от шины к шине из-за порогового напряжения.

Ненагруженные выходы: процесс 0,18u с использованием толстого оксида (транзисторы 0,35u) в норме.

моделирование

Вам нужно добавить объяснение того, что представляют эти графики. Я могу догадаться, но не должен.
Контекст @DaveTweed — это вход, выход инвертора и перевернутые NMOS и PMOS в соответствии с исходным вопросом.
Есть ли нагрузка на выходе или просто плавает? Какой ток на самом деле протекает в транзисторах? Какой симулятор использовали?
@DaveTweed То, что вы видите, - это подпороговое поведение, подчеркнутое DIBL, GIDL и эффектом задних ворот. Асимметрия связана с тем, что транзисторы имеют разные размеры (PMOS 2X) для работы в активном режиме, в подпороговом режиме они, как правило, лучше сбалансированы по W/L. Симулятор — это симулятор производства с использованием литейных колод. Перевернутая версия подпадает под классификацию транслинейной схемы, ее можно использовать в ситуациях с низким напряжением. Позже я запущу другие симы и добавлю версию 0.65 rail. Это будет интересно.
Я не буду добавлять, как я сказал выше, так как это слишком далеко от первоначального замысла вопроса.
Возможно, было бы полезно для обоих инверторов построить график выходного поведения при управлении источником тока 1 мА и потребителем тока 1 мА, чтобы показать, что зеленая кривая отстает от входа не потому, что она задерживается во времени, а потому, что выход захочет остаться там, где он есть, если входное напряжение не будет примерно на вольт выше или ниже.

Так?

CMOS не инвертор

На первый взгляд это может быть буфер CMOS: T1 = T2. Можно подумать, что канал будет открываться или закрываться разностью потенциалов между корпусом и затвором, независимо от того, что делают сток и исток.

Я построил эту штуку на CD4007UB . Вы получаете выходной сигнал в фазе. Но это эээ... странно. Мой прицел аналоговый, поэтому у меня нет хорошего способа дать вам картинку, но Vcc было 5 В, и я подал на него прямоугольную волну 5V pp 1kHz. На выходе была прямоугольная волна в фазе, с резким подъемом, но очень медленным спадом. Низкий уровень выходного сигнала был равен 0 В, а высокий — всего около 2,5 В.

Я инженер-электрик-любитель, а не физик, поэтому я не могу объяснить все это поведение, но из комментариев других и того, что я узнал из своих собственных исследований, у меня есть довольно хорошее представление о том, что здесь происходит. Посмотрите на эту схему работы MOSFET со страницы Википедии, посвященной MOSFET :

МОП-транзистор операции

Если вы видите два нижних изображения, проводящий канал в середине не проходит полностью. Тем не менее, некоторые носители заряда (электроны или дырки для N- и P-канальных МОП-транзисторов соответственно) все еще могут проникать по какой-то физической причине, которую я не совсем понимаю. Причина, по которой он здесь обрезан, заключается в том, что ширина проводящего слоя является функцией разности потенциалов между затвором и тем, что находится рядом с ним, и для большей части затвора это корпус. Но рядом с оторванным концом, ворота возле стока. Если вы не можете получить ворота В т час выше стока, вы не можете открыть канал до конца.

Обычно, как только вы приближаетесь к нему, может течь некоторый ток. Как только это начинает происходить, напряжение на нагрузке, подключенной к стоку, увеличивается, и, следовательно, напряжение на стоке должно уменьшаться. Это открывает канал немного больше, ток течет больше и так далее, пока напряжение стока не станет минимальным, канал не станет настолько широким, насколько это возможно, а транзистор полностью открыт.

Проблема в том, что в этой схеме затвор не может быть значительно выше стока или истока. Таким образом, несмотря на то, что в середине есть проводящий канал, он обрезан с обоих концов, и у вас остаются два PN-диода в противоположных направлениях. Никакой ток не может течь.

Это мое предположение. Я подозреваю асимметрию в производстве N- и P-канальных устройств, и далеко не идеальная калибровка моего тестового оборудования объясняет, почему оно работает немного асимметрично.

Вы правы: проводящий канал в N-канальном МОП-транзисторе формируется, когда смещение затвор-подложка изменяет распределение электронов в обедненной области, которая формируется под затвором, до такой степени, что некоторые из них находятся в зоне проводимости. Тем не менее, это то место, где я не в курсе физики. Это не может работать так, как вы думаете, иначе шлюзы передачи CMOS не нуждались бы ни в N-канальных, ни в P-канальных устройствах; достаточно будет N-канального устройства. Но я не знаю, в чем причина.
@DaveTweed Я думаю, вам все равно нужны устройства с каналами P и N. Как еще вы могли бы сделать тотемный столб CMOS? Вы можете сделать RTL только с N-канальными МОП-транзисторами, но какой в ​​этом смысл?
Хорошо, я посмотрел это в своем учебнике для колледжа. Когда затвор и сток/исток имеют одинаковый потенциал, канал «защемляется» на этом конце. В нормальном режиме работы, когда исток подключен к подложке, такое защемление возникает только на конце стока, а напряжение на стоке, при котором это происходит, знаменует собой переход от линейного режима к режиму насыщения. Но если источник также находится под напряжением затвора, канал пережат с обоих концов, и ток не может течь, даже если рядом с центром затвора есть инвертированный канал.
@DaveTweed Мне трудно понять это без картинки, но я получу хороший эмпирический ответ на вопрос, когда построю его сегодня вечером.
@DaveTweed построил! Вы правы... он действительно не ведет себя предсказуемо. Но что-то делает .
Я надеюсь, что когда вы создавали это, вы использовали два отдельных пакета для индивидуального доступа к NMOS и PMOS, но даже тогда схема не будет одинаковой. Вы должны внимательно смотреть на объемы.
@rawbrawb нет, только один 4007, у которого три КМОП-инвертора, но с отдельным подключением к бухтам. Я подумал, что это было бы похоже на то, как это было бы сфабриковано, если бы кто-то сделал такое. Это неправильно?
Название «Отжимное напряжение» восходит к давним временам, когда была известна только сильная инверсия и предполагалось, что инверсионный слой «отщипывается» (предполагается, что его заряд уменьшается до нуля). Вы видите наклон в форме канала, чтобы подтвердить тот факт, что существует боковое электронное поле от S -> D.
Возможно, я не знаю деталей процесса, чтобы быть уверенным.
@rawbrawb ну, скажем так, и мой эксперимент, и ваша симуляция согласны с тем, что схема не делает ничего полезного, и остановимся на этом :)
Комментарий к отжиму взят из статьи Янниса Цивидиса «Эксплуатация и моделирование КМОП-транзистора».
Я не согласен, то, что он больше не работает как инвертор, не означает, что он бесполезен. Это просто означает, что это уже не инвертор. Схемы этого класса используются в различных частях конструкции ИС, использование заднего затвора обеспечивает необычную работу и функциональность.
что происходит, когда транзисторы меняются местами в CMOS?
СпросиСетьПолитика конфиденциальности1y, 0v