Что произойдет с МОП-транзистором, если я подам напряжение между стоком и истоком, оставив затвор плавающим?

Недавно я анализировал простую схему с 2 MOSFET, 1 Nmos и 1 Pmos, где Nmos действовал как переключатель, а его сток был подключен через сопротивление к затвору Pmos. Источник PMOS был подключен к положительному опорному напряжению, а сток подключен к нагрузке. Между затвором и стоком PMOS был помещен конденсатор. Теперь я пытался получить поляризацию схемы, но для меня, когда на затвор Nmos не подается сигнал, затвор Pmos должен быть плавающим. Но на самом деле кажется, что этот Pmos на самом деле должен быть выключен, а не включен.

Разве я не рассматриваю для этого некоторые аспекты «реального» MOSFET? Заранее спасибо.

РЕДАКТИРОВАТЬ - Вот схема:

добавьте принципиальную схему, чтобы получить больше ответов
«Но на самом деле кажется, что этот Pmos на самом деле должен быть выключен, а не выключен». Непонятно, о чем вы спрашиваете. Публикация схемы схемы может помочь вам получить некоторые ответы.
Вместо того, чтобы придумывать «свои собственные» схемы использования PMOS, я настоятельно рекомендую вам взглянуть на рабочие проекты и примеры проектов, которые показывают, как использовать PMOS (или NMOS). Упражнения, подобные вашему здесь, только еще больше запутают вас и не научат, как следует использовать PMOS. Это только добавит путаницы, и вы никогда не научитесь правильно использовать PMOS. Транзисторы — сложные устройства, другие уже придумали, как их использовать, учитесь на этом.

Ответы (3)

Скорее всего, вы создадите защелку. Полевой транзистор n-канала включается и заряжает конденсатор. Это активирует полевой транзистор P-канала. Если n-канал выключен, крышка остается заряженной, а P-канал остается активированным.

Однако со временем крышка может медленно разряжаться, и полевой транзистор P-канала постепенно отключается. В вашей схеме нет другого механизма для отключения полевого транзистора P-канала. По сути, в нынешнем виде я бы назвал это неисправной схемой.

Схема кажется «субоптимальной», если только вы не хотите какой-то очень необычной функциональности. Объяснение того, для чего предназначена схема, может помочь.

Если Vsignal изначально низкий, то при первом приложении Vcc напряжение на C1 будет равно 0, поэтому затвор M1 будет нагружен на землю «нагрузкой».
M1 увидит напряжение затвора Vcc, деленное на C1 и Cgs M1. В большинстве случаев это включит M1.
Для C1 нет значительного пути разряда (в основном утечка M2 ds), поэтому, если утечка C1 невелика, как это обычно бывает для неполяризованного конденсатора, M1 будет иметь тенденцию оставаться включенным.

Включение M2 формально включит M1, а когда M2 выключено, M1 останется включенным, как указано выше.

Чтобы M1 выключался, когда M2 выключен, к M1gs можно добавить резистор R2.

  • Это разделит управляющий сигнал M2 на коэффициент R2/(R1+R2), поэтому он должен быть достаточно большим, чтобы избежать непреднамеренных эффектов.

  • Когда M2 выключен, M1 останется включенным из-за того, что C1 заряжается. C1 будет разряжаться через R2 с постоянной времени R2C1. Постоянная времени должна быть достаточно низкой, чтобы избежать нежелательных последствий, учитывая необходимость в предыдущем абзаце.

  • Резистивно-емкостное отключение M1 приведет к медленному выключению, и полевой транзистор будет рассеивать мощность при переходе из состояния «включено» в положение «выключено». В зависимости от номиналов компонентов это может быть безвредно или может разрушить полевой транзистор.

Когда n-FET включен, на затворе p-FET устанавливается низкий уровень, а C1 заряжается.

Когда n-FET выключен, заряд C1 (а также заряд затвора p-FET) удерживает p-FET во включенном состоянии, по крайней мере, в первое время.

Что произойдет со временем, не так ясно:

  • Заряд C1 утекает. Vgs в конечном итоге достигает подпорогового значения, напряжение на стоке начинает падать, затвор будет медленно следовать за ним. (Моделируйте это с высоким сопротивлением на конденсаторе.)

  • (более вероятно) n-FET имеет некоторую утечку, по крайней мере, больше, чем у C1, удерживая C1 и затвор p-FET заряженными. Таким образом, он остается включенным и никогда не может быть выключен. Проверьте модель полевого транзистора на ее характеристики утечки в закрытом состоянии.

Помимо того, что эта схема непредсказуема, она уязвима для наводок. Не хорошо...

Что произойдет с МОП-транзистором, если я подам напряжение между стоком и истоком, оставив затвор плавающим?
СпросиСетьПолитика конфиденциальности1y, 0v