Превращение NMOS с терминалом подложки в PMOS

Некоторые NMOS поставляются с клеммой подложка / объем / корпус, поэтому «напряжение источника» упоминается в литературе, а не напряжение подложки. Скажем, тогда мы замыкаем ворота на сток, а подложка принимает вход. Затем мы использовали бы это в том же смещении NMOS V_DS. Более высокое напряжение будет идти со стоком, а более низкое - с истоком.

Ну какая теперь разница? Поскольку N-канальные МОП-транзисторы нуждаются в положительной разнице между затвором и подложкой относительно порога напряжения, чтобы стать активными, то в этой конфигурации, когда мы тянем клемму подложки относительно порога, активируется NMOS. Оставьте его в пределах порога или отрицательного значения (выше ворот), он не станет активным. Эффективно PMOS, однако, с точки зрения физики, носители заряда перемещаются со стороны с более низким напряжением (исток), а не с более высоким (сток).

В моей логике есть большая дыра? Есть ли какие-то практические соображения, которые не были упомянуты?

Я спрашиваю последнее, так как даже не уверен, что движение со стороны подложки даст приличную и аналогичную крутизну. Обычно он изготавливается так же, как широкая плоскость сзади.

По этой теме, не было бы лучше, если бы мы также оптимизировали подложку, чтобы мы могли прикрепить туда терминал и ожидать симметричного результата, как при движении от ворот? Тогда у нас будет двухпортовый монолитный/дискретный полупроводник.

Во-первых, подложка должна быть самой отрицательной клеммой в NMOS. В противном случае паразитные диоды станут смещенными в прямом направлении (плохими).
В NMOS я считаю, что это тот случай, когда подложка подключена к источнику. Таким образом, подложка P-типа и исток N-типа соединены и не производят никакого эффекта, но подложка P-типа не образует диод со стоком, который относится к N-типу. Формирование диода не произойдет с моей конфигурацией, так как затвор изолирован.
Диоды существуют несмотря ни на что, и привязка подложки к истоку фактически устраняет проблему (со стороны истока). Изолированный затвор не имеет ничего общего с диодом. Диоды существуют всегда, потому что сток и исток касаются P-подложки. Я объяснил ситуацию в своем ответе.
О, я забыл упомянуть, что подложка, которая теперь принимает входные данные, должна быть развязана конденсатором. По крайней мере, в этом ты прав.
Нет достаточно большого тока, вы не сожжете устройство.
С источником, привязанным к телу, он по сути превращается в en.wikipedia.org/wiki/Common_gate . Но не совсем в PMOS.
"W/ источник привязан к телу", под "истоком" ты имеешь в виду "слив", верно? Если это то, что вы имеете в виду, то у Common Gate нет другого терминала, называемого «субстратом», верно?
Каждый полевой транзистор имеет четвертый вывод. Но в большинстве случаев он намеренно привязан к источнику во время производства. Это представлено обычными символами FET, показывающими источник и закороченный корпус. Если вы сделаете какой-либо дизайн ИС, символы будут иметь 4 клеммы.

Ответы (1)

Во-первых, это ч/б диоды исток и сток, ведущие к подложке. В NMOS они в 99,9% случаев привязаны к самому отрицательному напряжению, а в PMOS к самому положительному напряжению. Это не позволяет им когда-либо включаться, если только какой-то сигнал не выходит за пределы рельсов.

введите описание изображения здесь

Таким образом, вам будет трудно заставить эту систему работать, потому что для отключения полевого транзистора вам нужно будет поднять напряжение корпуса (например, PMOS). Но вы не можете поднять его больше, чем прямое напряжение диодов, иначе вы сожжете устройство.

Вам потребуется очень малое пороговое напряжение для полевого транзистора и очень большое Vf диода, чтобы даже предположить, что это работает. Но есть и другие проблемы: вы превратили емкостную нагрузку затвора в резистивную/емкостную (со ЗНАЧИТЕЛЬНО большей емкостью) нагрузку.
Я ожидаю, что это также будет значительно медленнее.

Честно говоря, самое показательное должно быть то, что никто этого не делает. Логика только NMOS была довольно распространена 20-30 лет назад. Здесь нагрузками обычно были просто резисторы, поэтому затворы сжигали много статической энергии. Они перепробовали всевозможные трюки, пока, наконец, не появился PMOS, но, на самом деле, это никогда не означало использовать NMOS таким образом.

РЕДАКТИРОВАТЬ В одном из ваших комментариев вы упомянули, что привязываете источник к телу. В этом случае, если у вас есть затвор со смещенным напряжением, вы в значительной степени описываете обычный усилитель затвора . В этом случае вы в безопасности. Я неправильно понял ваше использование в первоначальном ответе:

общие ворота

Что касается емкостной нагрузки затвора, это потому, что мы берем существующую часть NMOS, а затем превращаем ее в PMOS. Как я уже сказал, он не оптимизирован для такой работы. Но если мы начнем изготавливать их так на дискретных или ИС, то можно избавиться от изоляции и полностью подключить к стоку, как исток к подложке в типичном NMOS.
Еще одна вещь о емкостной нагрузке затвора, хорошо, что вы заставили меня задуматься об этом. Может иметь место обратная связь, поскольку клемма подложки будет управлять протекающим током и, следовательно, результирующим V_DS. Это изменение в V_DS будет иметь отставание по фазе в напряжении затвора (поскольку оно подключено к стоку). Это будет мешать входу, помещенному в терминал подложки. Но, как я уже сказал, если мы будем производить их больше для этой цели, тогда не будет преднамеренно большой емкости.
Неа. Увеличенная шапка связана с тем, что вы теперь загоняете шиберную шапку (сзади) так же, как исток в наливную и слив в наливную шапку; также через объемное соединение с высоким сопротивлением, образующее сеть RC. Обычно входной колпачок - это просто колпачок ворот. И что значит снять изоляцию? Тогда это будет не FET. У вас есть какие-то недоразумения, нарисуйте все клеммы, диоды, c и r и поиграйте с цифрами.
Нет, я не говорю, что управляйте напряжением затвора, управляя напряжением подложки через развязывающий конденсатор. Просто управляйте подложкой, вот и все, потому что разница в напряжении — это все, что имеет значение.
Насчёт снятия изоляции... Прошу прощения. Я имею в виду снять изоляцию между сливом и воротами. Под воротами я имею в виду поликристаллический кремний поверх оксида. Но держите изоляцию от области обеднения непосредственно под ней и к источнику. .
@Majin_Boo: Просто управляйте подложкой, вот и все, потому что разница в напряжении - это все, что имеет значение. Как вы думаете, из чего состоит емкость подложки? Это затвор + все паразиты + навал-> исток и сток. Вы не можете просто выборочно выбрать некоторые части узла для управления. Если вы хотите, чтобы напряжение на подложке увеличилось, вы должны зарядить/разрядить все конденсаторы, связанные с ним. Итак, нарисуйте полевой транзистор со всеми паразитами, и это будет ясно. Когда вы посмотрите на основную массу, вы увидите все эти кепки...
может ли / как повлияет на это использование изолирующей подложки, например кремния на сапфире.
@RussellMcMahon: я не уверен, но могу предположить, что это превратит контакт с подложкой в ​​задние «ворота». Является ли этот оксид «затвора» достаточно тонким, чтобы индуцировать какую-либо значимую область инверсии на другой стороне, остается предметом предположений. Вдобавок ко всему, если вы сохраните общую структуру полевого транзистора, сопротивление канала будет очень большим, поскольку вы должны проходить как от истока, так и от стока, через объем с высоким сопротивлением к каналу (сформированному на противоположной стороне по сравнению с нормальным). На этом этапе вам может понадобиться переоценить свои приоритеты, потому что, в чем смысл? PMOS делает работу лучше
Превращение NMOS с терминалом подложки в PMOS
СпросиСетьПолитика конфиденциальности1y, 0v