Моделирование FPGA с кварцевым генератором, что делать с входом XTL?

Я создал экземпляр кварцевого генератора (и CCC) в конструкции Microchip/Microsemi IGLOO2 FPGA, а модуль VHDL генератора имеет входной контакт XTL.

Какова правильная подготовка/подключение к симуляции?

Из документации мне непонятно, что делать с этим выводом:

«Кварцевый генератор обеспечивает тактовый сигнал с частотой до 20 МГц. Физически он требует подключения к внешнему кристаллу, однако для целей моделирования вывод XTL обеспечивает тактовый сигнал, работающий на желаемой входной частоте».

Это входной контакт, так как же он обеспечивает тактовый сигнал?

Чтобы было ясно, мой вопрос не о кварцевых генераторах и о том, как они работают, а о правильной разводке на тестовом стенде и на верхнем уровне.

Ссылка на декабрь: https://coredocs.s3.amazonaws.com/Libero/11_8_sp4/sf2_mlg.pdf

Я ожидаю, что один контакт является входом, а его буферизованный выход рядом с ним используется для обратной связи с кристаллом.
Может быть. Но это макрос, поэтому несколько соединений не видны, и я думаю, что соединение кристалла прозрачно в модуле VHDL, обратной связи не видно или чего-то еще (это не аналоговая сим). Я даже не понимаю, зачем для симуляции нужен вывод XTL: модуль osc может просто создавать опорные часы, которые идут прямо на PLL и в любом случае никогда не используются в конструкции. Затем мы могли бы питать испытательный стенд от PLL... если только я что-то здесь не упустил.
Я думаю, вы должны приложить документацию для этого конкретного IP.
@MituRaj хорошо, готово. Я был бы признателен, если бы вы предоставили какие-либо свои идеи, даже если они не относятся к конкретному устройству. У меня есть подозрение, что TB должен обеспечивать тактовый сигнал XTL, и он просто передается на CCC / PLL, а на верхнем уровне FPGA порт просто остается открытым. Но я не люблю гадать... и открывать порты.
Я понял, что (если XTL является входом макроса), XTL используется только для целей моделирования, когда CCC находится в режиме XTLOSC. Он эмулирует кварцевую частоту, которую пользователь использует на плате, и какую бы тактовую частоту вы туда ни подавали, вы получите то же самое на CLKOUT в симуляции. Для режима RC-генератора это не имеет значения, поскольку частота фиксируется на плате и, следовательно, также при моделировании.
@MituRaj с «вы получите то же самое на CLKOUT в симуляции», я так понимаю, вы имеете в виду ту же тактовую частоту после CCC / PLL, а не ту же частоту кристалла ?
Симулятору неизвестно ни о существовании кристалла, ни о его частоте. Но вы должны симулировать, как если бы он существовал. Вход XTL — это способ передачи своей частоты симулятору.
@MituRaj на самом деле блок OSC настроен с частотой xtal, из которой выводятся временные ограничения; так что концептуально они могли бы не использовать его, как в случае с RC OSC. Отсюда и пошло мое замешательство. Мне не нравится двойное определение, оставление входов открытыми и т. д.

Ответы (1)

Я понимаю описание так, что для моделирования вы подаете XTLсигнал с вашего испытательного стенда, соответствующий частоте вашего кристалла, чтобы можно было моделировать разные частоты. Затем продолжайте использовать CLKOUTв своем дизайне, как если бы у вас был настоящий кристалл.

Для синтеза он либо XTLвыводится из верхнего уровня и назначается правильному выводу, либо остается неподключенным, в результате чего инструменты синтеза автоматически сопоставляют его с правильным аппаратным обеспечением генератора. Не могу сказать, какой.

Да, это вывод, к которому я тоже прихожу. Я попробую и внимательно прочитаю файлы журнала (мне все еще не нравятся несвязанные входы...).
Подтверждено: во время моделирования на вход XTL должен подаваться соответствующий тактовый сигнал через верхний уровень от тестового стенда, а для синтеза он привязывается инструментом к соответствующему IO для кристалла, согласно отчету IO.
Моделирование FPGA с кварцевым генератором, что делать с входом XTL?
СпросиСетьПолитика конфиденциальности1y, 0v