Согласно i.MX6 SMART DEVICE SYSTEM макетной платы Freescale, она использует 8 слоев, мой вопрос касается внутренних слоев, они представляют собой полосковые линии с непрерывной плоскостью GND на одной стороне, но на другой стороне у них есть слой питания, который сломан A ОЧЕНЬ много раз (они создают много островков мощности), и некоторые важные сигналы пересекают эти сломанные плоскости, и это будет означать разницу в Zo линии, что означает отражения, поэтому целостность сигнала не будет оптимальной, и когда мы говорим о линиях данных ОЗУ и других чувствительных линиях, что является большой проблемой, так что это мой вопрос, я имею в виду, что это эталонный дизайн, но, по моему мнению, это противоречит всей теории, может ли кто-нибудь сказать мне, если я ошибаюсь или дайте мне авзера, чтобы сориентировать меня в этом вопросе, пожалуйста.
Это скриншот внутреннего слоя 2 и плоскости питания, которая делает полосковую линию, там вы можете увидеть линии SoC и RAM.
Это стек:
Вы можете без проблем прокладывать маршрут через разделяемую плоскость, если каждая разделяемая плоскость соединена с жестко связанной твердотельной (земляной) плоскостью, и вы проектируете PDN (сеть обхода), чтобы иметь достаточно низкий импеданс между всеми островками силовой плоскости. и заземление (используйте для этого что-то вроде моего PDNtool.com ).
Если вы сделаете разрезы шире, чем примерно 1/3 электрической длины времени нарастания/спада ваших сигналов, вы начнете видеть некоторые отражения из-за более низкой емкости. Это можно легко смоделировать, если у вас есть доступ к симулятору IBIS.
Кроме того, плоскость, ближайшая к вашим полосковым дорожкам, будет «доминировать», поэтому, если она сплошная, у вас также нет проблем.
PS: Справочные доски не святы. Существует МНОЖЕСТВО эталонных плат с множеством серьезных дизайнерских ошибок. Так что берегитесь!
Это отвечает на ваш вопрос?
Блуп1980
JAMS88