Путаница в даташите CD4048

Я просматривал техническое описание CD4048 , микросхемы с многофункциональным затвором, когда меня немного беспокоила выходная схема, управляемая Kd на рисунке 2.

введите описание изображения здесь

Когда Kd становится отрицательным, выход должен быть высокоимпедансным (плавающим), независимо от логики 8 входов, но то, как они это сделали, меня беспокоит.

введите описание изображения здесь

Это похоже на короткое замыкание. Я что-то пропустил? Я неправильно интерпретирую схему? Это нормально? Я чувствую, что схема имела бы больше смысла, если бы оба вентиля были неинвертирующими.

Кстати: нижняя схема - это плохая схема: два входных сигнала, управляемых переключателями, нуждаются в подтягивающих резисторах. Особенно для CMOS-затворов плавающий вход (переключатель разомкнут без подтягивающего или подтягивающего резистора) - это очень плохо.
@Curd Конечно, это плохо. Это буквально короткое замыкание. Вот почему я сказал, что это беспокоит меня. И я немного поленился с нижней схемой. Скажем так, ворота TTL ;)
Нет, это не короткое замыкание. Я говорю только о входах .
Ну, если бы это была CMOS, вам пришлось бы их опустить, иначе они бы «случайно» плавали. Если только я что-то не упустил...
Но в TTL открытый вход означает H. Таким образом, входы всегда будут H, независимо от положения переключателя -> Также плохая (нефункциональная) схема.
Ну я забывчивый...
Да, именно: они были бы плавающими, т. е. какими угодно; возможно, улавливание ВЧ и очень быстрое переключение или нахождение в промежуточном состоянии, из-за которого как N-, так и P-MOS-транзисторы на входном каскаде немного включаются ...
@Curd Просто глупый вопрос, не могли бы вы использовать это, чтобы создать генератор случайных значений?
Это было бы нехорошо. Генератор случайных чисел нужен в основном в криптографии и должен гарантировать, что вывод действительно случайный (есть некоторые математические критерии), иначе они могут создать утечку безопасности. Однако взломщик может очень легко повлиять на плавающий вход CMOS (например, внешними электрическими полями), заставив «ГСЧ» генерировать не столь случайные данные.

Ответы (1)

Вы поменяли NMOS на PMOS. На исходной схеме верхний полевой транзистор — это PMOS, а нижний полевой транзистор — NMOS. На вашей диаграмме с упрощенными символами у вас есть верхний полевой транзистор как NMOS, а нижний полевой транзистор как PMOS.

В более подробном символе стрелка представляет собой соединение PN между задними воротами и каналом. Я не уверен в происхождении упрощенных символов, но они, похоже, основаны на «сказке для детей и программистов», где они пытаются сделать символ FET более похожим на символ для BJT с аналогичным поведением.

Если Kd низкий, то мы знаем, что выход вентиля И-НЕ высокий, независимо от другого входа. Это означает, что PMOS находится в непроводящем состоянии.

Если Kd низкий, то обратный Kd высокий. Это означает, что выход вентиля ИЛИ-НЕ имеет низкий уровень, независимо от другого входа. Таким образом, NMOS также находится в непроводящем состоянии.

Путаница в даташите CD4048
СпросиСетьПолитика конфиденциальности1y, 0v