Я хочу сгенерировать 4,25 ГГц с помощью PLL и кварца/генератора 50 МГц.
Я смущен тем, что мне нужно искать в PLL. В PLL с целым числом N используются прескалеры 16/17, 32/33, 64/65 и т. д. Итак, насколько я понимаю, эти PLL принимают эталонный сигнал 50 МГц, а затем умножают его на прескалер для генерации 800/. 850 МГц, 1600/1650 МГц, 3200/3250 МГц и т. д. соответственно. Большинство целочисленных PLL имеют предварительный делитель только до 64/65, поэтому я ограничен 3200/3250 МГц. Таким образом, я не смогу генерировать сигнал 4,25 ГГц, используя кварц 50 МГц.
Итак, правильно ли я понимаю? Если нет, может ли кто-нибудь указать мне, в чем ошибка.
Если я прав, нужно ли мне использовать кристалл с более высокой частотой или существуют другие доступные PLL, которые можно использовать для генерации желаемой частоты с использованием кристалла на 50 МГц?
Примечание: я взял данные прескалеров из микросхем Analog Devices .
Таким образом, PLL использует 2 осциллятора. Один, опорный, обычно имеет более низкую частоту, а другой должен иметь возможность работать на выходной частоте. В этом случае вам также понадобится ГУН 4,25 ГГц. Используя микросхему PLL, кристалл 50 МГц и ГУН 4,25 ГГц, вы сможете делать то, что вам нужно. Вам следует загрузить приложение Analog Devices SimPLL, которое проведет вас через расчеты. В PLL не происходит умножения частоты, только деление частоты
У National Semiconductor есть отличная заметка по применению http://www.national.com/en/clock_timing/pll_designbook.html , в которой описаны детали PLL.
Детали предварительного делителя (64/65), например, называются предварительными делителями «двойного модуля», и они работают вместе с другим делителем, чтобы обеспечить правильный коэффициент деления.
dr3patel