Есть ли у кого-нибудь фотографии внутренних частей бортовых компьютеров ELAC, FAC, SEC или Boeing 777?

В лучшем случае это косвенный ответ, но я думаю, что вы получите от этого что-то хорошее.

Я определенно рекомендую вам посмотреть серию CuriousMarc на YouTube, где он и пара других малых и средних предприятий восстанавливают оригинальный компьютер управления Apollo до рабочего состояния. Вы можете подумать: «Почему это не гражданская авиация?», но AGC была первой цифровой электродистанционной системой. Это было революционно как с точки зрения использования кремниевых интегральных схем, так и с точки зрения их влияния на разработку программного обеспечения. AGC также послужила основой для первых электродистанционных систем, установленных на самолетах для полетов в атмосфере.

Другая причина, по которой я бы рекомендовал это, заключается в том, что в нем есть все электрические отключения и отключения, которые вы, кажется, ожидаете. Они тратят много времени на просмотр оригинальных схем и диагностику с обширной личной коллекцией оборудования Марка, чтобы найти отдельные неисправные цепи, требующие ремонта. Им также пришлось найти способы взаимодействия с компьютером и эмулировать отсутствующие компоненты, что требовало большого количества индивидуального дизайна.

Честно говоря, я думаю, что есть вероятность, что современные компьютеры могут показаться вам довольно скучными по сравнению с ними, если ваш интерес ограничен схемами и не включает программное обеспечение (нелегко сказать по формулировке вопроса). Это по двум причинам:

• AGC представляет собой время, когда атомарные компоненты цифрового компьютера все еще можно было увидеть глазами и вырезать/паять вручную. Это почти наверняка не относится к современным компьютерам, и я также ожидаю, что подавляющее большинство людей, непосредственно работающих с самолетами, никогда не взламывали ни один из компьютеров по этой причине. Они запечатаны (возможно, даже защищены от несанкционированного доступа) и просто заменяются как единое целое и отправляются обратно OEM-производителю, когда требуется какая-либо инвазивная работа.
• Беглый поиск показал мне, что оригинальные компьютеры A320 фактически использовали производные от Intel 8086 . Если вас интересует ранняя микроархитектура x86 (особенно в отказоустойчивых конфигурациях), это интересно. Но если вы ожидаете открыть компьютер и обнаружить, что законы управления полетом реализованы на аппаратном уровне, вы будете немного разочарованы.

Немного поздно, но, может быть, я могу вам помочь.

Всего компьютер Spoiler Elevator состоит из четырех процессоров. Два 80186 и два 8086. Компьютер Airbus в целом или, по крайней мере, в случае компьютера FBW основан на избыточной архитектуре. Они состоят из канала управления и контроля. Как следует из названия, COM-канал обрабатывает законы управления полетом и осуществляет сервоуправление. Канал MON обрабатывает законы управления полетом, но сервоуправления нет, вместо этого он следит за положением поверхностей, а именно спойлеров плюс в случае выхода ELAC из строя THS и рулей высоты.

Теперь некоторые подробности: COM и MON физически разделены в корпусе компьютера. В центре LRU находятся четыре слота, в которые можно установить модуль блока питания. Два из них используются. Один модуль блока питания для COM и один для MON. Слоты разделяют платы COM и MON. COM состоит из трех плат: основного ЦП 80186, сервопроцессора 8086 и платы сервопривода/ввода/вывода. MON то же самое, но без Servo/IO. Платы ЦП идентичны, нет никакой разницы между COM и MON. Программное обеспечение для основного ЦП хранится в OBRM (128 КБ), терминология Airbus для модуля ПЗУ. Когда вы видели внешние изображения СПК: ОБРМы - это патроны с маркировкой. Они напрямую подключены к плате главного процессора. Программное обеспечение для 8086 хранится на двух ПЗУ с сокетами (64 КБ вместе) на плате. Servo и Main обмениваются данными через двухпортовый RAM. Серводомкраты или скорее сервоклапаны, соответствующие LVDT и т. д. подключаются через реле, расположенные на ЦП сервопривода и ввода-вывода сервопривода. Для THS и лифта реле COM и MON включены последовательно. Для спойлеров реле расположены на Servo IO (если я правильно помню) и управляются MON. Реле могут управляться ЦП или логикой включения. Логика включения представляет собой набор PLD с реализованной базовой логикой, которая действует даже тогда, когда все процессоры не работают. Например, главный процессор контролируется сторожевым таймером. Его необходимо периодически сбрасывать, иначе он вызовет логику включения, которая, в свою очередь, переключит реле. Я думаю, что даже кнопка SEC на верхней панели связана с логикой включения и небольшой лампочкой, которая загорается в случае отказа. Вывод Arinc429 частично выполняется процессорами, они генерируют четыре байта с данными и метками, включенными программным обеспечением, а затем поместить его в PLD байт за байтом, который затем выполняет контроль четности и параллельное последовательное преобразование плюс адаптацию arinc (кодирование RZ). Один PLD трансмиссии установлен на главной и один на сервоприводе. Основной отправляет данные в FCDC, а сервопривод должен обрабатывать вывод на противоположный канал (шина перекрестных помех Arinc429). Вход Arinc управляется одним набором PLD на плате главного процессора. Они проверяют данные и загружают их в оперативную память с двумя портами. Не такой же двухпортовый RAM, как упоминалось выше для связи между основным и сервоприводом! Программное обеспечение «аппаратного драйвера» на Main загружает байт за байтом из двухпортовой оперативной памяти в свою собственную и выполняет окончательную распаковку. (чаще всего несколько битовых сдвигов в случае эфирных данных и т. д. и сдвиги плюс маскирование в случае дискретных слов, где каждый бит представляет состояние) Для дискретного ввода-вывода используются схемы адаптации (изменение уровней напряжения), а затем входы мультиплексируются на 16-й бит шины данных x86. Выведите то же самое только наоборот. Все аппаратное обеспечение, связанное с сервоприводом, расположено на процессоре сервопривода и на плате ввода-вывода сервопривода. Сигналы LVDT и RVDT демодулируются аппаратно, а затем считываются 8086 через самодельный интегрирующий АЦП. Аналоговый вход от потенциометров, таких как боковой джойстик, рычаг управления двигателем и рычаг акселератора, обрабатывается 80186. Они мультиплексируются в один АЦП. На плате Servo IO используются операционные усилители для управления и регулирования тока, которым управляет 8086 через сервоклапаны. Набор из четырех двойных ЦАП управляет операционными усилителями.

Может я что-то забыл, но для начала нужно много информации. По сути, SEC — это «просто» большой MCU дискретной сборки или, скажем, два MCU (COM и MON). Надеюсь, я смог помочь...

Саймон